



第6章 输入输出

• 6.1.1 接口与端口

- 从广义上讲，接口就是指两个系统或两个部件之间的交接部分，可以是两种硬设备之间的连接电路，也可以是两个软件之间公用的逻辑边界。
- **接口**：在微型计算机系统中，CPU与外部设备之间的联系，需要有特定的硬件连接和相应的控制软件。
- **接口技术**：完成这一任务的软、硬件的综合称谓。对这种硬件、软件的设计。
- 接口（Interface）和端口（Port）是不同的。
- **端口**：接口电路中那些完成信息传送，可由程序寻址并进行读写操作的**寄存器**。
- **为什么要使用接口**：
 - 外设种类繁多，与CPU不能直接互联及信息交互。
 - 外部设备工作速度变化范围大，与CPU之间不匹配。
 - 外设信号类型不同（数字信号、模拟信号等），与CPU使用的数据类型不同。
 - 外设信息格式复杂（并行、串行等），与CPU使用的数据格式不一致。



6.1.2 接口的功能

- 1、地址译码或设备选择
 - 接口必须进行地址译码，从而产生设备选择信号，以使微处理器和指定的外部设备交换信息。
- 2、数据缓冲和锁存
 - 在微计算机系统中，数据总线是系统各部分之间公用的双向总线，所有设备分时复用。所以，无论是存储器，还是外部设备，都不能长期占用数据总线，只允许被选中的设备在读/写周期内可用其传送数据。
- 3、信息格式与电平的转换
 - 接口应该具有信号传送格式、信号类型、信号电平的转换能力。
- 4、数据传送的协调
 - CPU工作是有一定的时序的，CPU与外部设备交换数据时必须采用一定的传送方式进行控制。



6.1.3 接口的一般编程结构




图 6.1.1 I/O 接口的一般编程结构和外部连接示意图

接口组成：寄存器，译码与控制，连接线

从用户角度看，有4个寄存器（端口）

数字量，模拟量，开关量



6.2.1 输入输出的寻址方式

- **存储器映像方式：**I/O端口与存储器单元统一编址，指令上与存储器单元操作一样，控制信号上不加区分。
 - 优点：指令丰富，I/O端口空间大，寻址的控制逻辑简单。
 - 缺点：占用存储器地址空间，地址译码复杂，执行时间较长，程序设计困难。
- **I/O映像方式：**独立的I/O寻址方式，专门的I/O指令，独立的控制信号。
 - 优点：I/O空间与存储器空间各自独立，易于编写程序，指令格式短，执行时间快。
 - 缺点：需要专门的I/O指令，端口数目受限，控制逻辑复杂。



6.3 输入输出控制方式

- **四种基本控制方式：**程序查询方式、程序中断方式、DMA方式、I/O处理机方式。
- **程序查询方式：**要进行数据交换时，询问外部设备的工作状态，通过状态来判定外设是否已准备好与CPU交换数据，如果已经准备好（就绪），就进行数据传送，否则继续查询状态。适合外设速度慢，请求响应实时性要求不高，一次传输数据不大，对CPU工作效率要求不高的情况。
- **程序中断方式：**当I/O设备需要CPU为其服务时，发中断请求信号INTR，CPU接到请求信号后，中断正在执行的程序，转去为该设备服务（执行中断服务程序，完成数据交换操作），服务完毕，返回原来被中断的程序位置并继续执行。适合外设速度较慢，请求随机性、响应实时性要求较高，一次传输数据不大，对CPU工作效率要求较高，CPU与外设可并行工作的情况。



6.3 输入输出控制方式

- **直接存储器存取（DMA）方式：**采用这种方式时，在DMA控制器的管理下，**I/O设备和存储器直接交换信息**，而不需要CPU介入。适合外设速度快，一次传输数据量大的情况。
- **I/O处理机方式：**引入I/O处理机，全部的**输入输出操作由I/O处理机独立地承担**。适合较为复杂的系统，要求CPU与I/O并行工作、相对独立与I/O管理等情况。



1、无条件传送方式

1、无条件传送方式。程序需要通过接口进行输入输出时，直接使用输入输出指令访问端口。**端口地址都是80H**，由读/写控制信号区分访问哪个寄存器。例：

MOV AL, 12H

OUT 80H, AL; AL内容输出到端口80H




图 6.3.1 无条件传送方式的工作原理



2、查询输入传送方式

查询传送：查询输入/查询输出。在进行数据读写操作前要先查询接口/设备状态，“就绪”则进行读写，否则继续查询状态等待状态“就绪”。

(1) 读数据 (2) 清除状态




图 6.3.2 查询输入的接口电路



2、查询输入传送方式

查询输入程序段如下：

A1: IN AL, 0E0H ; 1、取状态字，状态在AL寄存器D0位

TEST AL, 01H ; 2、测试状态位

JZ A1 ; 3、D0=0，未准备好，继续查询，否则执行下条指令

IN AL, 0E2H ; 4、读输入数据

..... ; 5、数据处理

JMP A1 ; 6、返回继续查询，输入下一个数据



3、查询输出传送方式

2个作用：（1）输出数据 （2）设置设备“忙”状态




图 6.3.3 查询输出的接口电路

“1”设备忙，
不能接收数据



3、查询输出传送方式

查询输出程序段如下：

MOV AL, 41H ; 1、数据41H送AL

OUT 0E4H, AL ; 2、数据写入数据锁存器，并使状态触发器置为1

A1: IN AL, 0E4H ; 3、取状态字

TEST AL, 01H ; 4、测试状态位

JNZ A1 ; 5、D0=1，设备忙，继续查询

MOV AL, 42H ; 6、下一个数据42H送AL

OUT 0E4H, AL ; 7、下一个数据存入锁存器

⋮



6.3.2 中断方式

- 程序查询方式的缺点：CPU和外设只能串行工作，各外设之间也只能串行工作。
- 为了使CPU和外设以及外设和外设之间能并行工作，提高系统的工作效率，充分发挥CPU高速运算的能力，在微机系统中引入了中断技术，利用中断来实现CPU与外设之间的数据传送，这就是程序中断传送方式。
- 中断传送方式：通过外设就绪时向CPU发中断请求，由中断服务完成一次数据传送操作。
 - 要进行数据传送时，设置外设及接口，使其在就绪时向CPU发中断请求；
 - 准备完成数据传送操作的中断服务程序，设置支持相应中断过程需要的数据结构（如中断矢量表）及状态标志；
 - CPU执行其他程序（不需要等待设备状态就绪）；
 - 外设就绪时向CPU发中断请求；
 - CPU响应中断，执行中断服务程序完成一次数据传送，如果已经完成全部传送，关闭中断，否则设置可继续响应中断状态。



6.3.3 DMA方式

1. DMA传送方式的提出

- **中断方式传输效率仍然不高的因素：**仍然是通过CPU执行程序来实现数据传送，CPU要保护断点、转入中断服务程序，每次传送一个字节（或一个字），中断响应附加操作多。
- **DMA方式：**在外设和内存之间直接传送数据，即直接存储器传输方式。

2. DMA操作的基本方法

1) CPU停机方式

- DMA控制器向CPU发出总线请求信号，CPU使其地址总线、数据总线和部分控制总线处于高阻状态，从而让出对总线的控制权，并给出DMA响应信号。**DMA控制器接到该响应信号后，对总线进行数据传送的控制，直到DMA操作完成，CPU再恢复对总线的控制权，继续执行被中断的程序。**

2) 周期扩展

- 由DMA控制器发出请求信号给时钟电路，时钟电路把供给**CPU的时钟周期加宽，而提供给存储器和DMA控制器的时钟周期不变**。用这种方法进行DMA操作，一次只能传送一个字节。

3) 周期挪用

- 利用**CPU不访问内存的那些周期来实现DMA操作**，此时DMA操作使用总线不用通知CPU也不会妨碍CPU的工作。



3. DMA控制器的功能

DMA传送方式要有专用的一个硬件接口控制总线及外设与存储器读写，这个硬件接口称为**DMA控制器DMAC**。**DMA控制器基本功能为：**

- （1）当外设准备就绪，希望进行DMA操作时，会向DMA控制器发出DMA请求信号，DMA控制器接到此信号后，应**能向CPU发总线请求信号**。
- （2）CPU接到总线请求信号后，如果允许，则会**发出DMA响应信号**，从而CPU放弃对总线的控制，这时**DMA控制器应能实行对总线的控制**。
- （3）DMA控制器得到总线控制权以后，**要往地址总线发送地址信号**，修改所用的存储器的地址指针。
- （4）在DMA传送期间，DMA控制器应**能发存储器或接口的读/写控制信号**。
- （5）能统计传送的字节数，并且**判断DMA传送是否结束**。
- （6）能向CPU**发出DMA结束信号**，将总线控制权交还给CPU



4. DMA传送的一般工作过程

在进行DMA传输时，首先要初始化外设接口以及DMA控制器，设置相应参数（如存储器地址、传输的数据数）及状态。外设就绪后开始传送过程。

- ① 外设接口向DMAC发请求。
- ② DMAC向CPU发总线请求。
- ③ CPU发总线应答释放总线控制。
- ④ DMAC向外设接口发DMA响应。
- ⑤ DMAC把要读取的存储单元地址送地址线
- ⑥ DMAC发读存储器信号。
- ⑦ 存储器把数据送上数据线。
- ⑧ DMAC发I/O写信号。

DMAC修改参数，判断是否传送结束。

- ⑨ 结束DMA时DMAC向CPU发撤销总线请求
- ⑩ CPU应答撤销请求，CPU控制总线



6.3.4 I/O处理机方式

- 为了提高整个系统的工作效率，使CPU完全摆脱管理、控制输入/输出的沉重负担，从20世纪60年代开始又引入了I/O处理机的概念，提出了数据传送的I/O处理机方式。
- **I/O处理机：**有自己的指令系统，也能独立地执行程序，能承担原来由CPU处理的全部输入/输出操作。
 - 如对外设进行控制、对输入/输出过程进行管理，还可以向CPU报告外设和外设控制器的状态等等。上述操作都是同CPU程序并行执行的。
 - 为了使CPU的操作与输入/输出操作并行进行，必须使外设工作所需要的各种控制命令和定时信号与CPU无关，由I/O处理机独立形成。



6.5 可编程中断控制器 8259A

- 8259A可编程中断控制器用来管理8级优先中断，可级联构成64级中断优先级管理系统，具有多种工作方式。
- **8259A的主要功能：**
 - (1) 每片管理8级优先权中断源，通过级联，最多可管理64级优先权的中断源。
 - (2) 可单独进行屏蔽，使该级中断请求暂时被禁止，直到取消屏蔽时为止。
 - (3) 向CPU提供可编程的标识码，对于8086~Pentium的CPU来说就是中断类型码。
 - (4) 有多种工作方式，可通过编程选择。
 - (5) 可与8086~Pentium的CPU直接连接，不需外加硬件电路。



6.5.1 8259A 的内部结构及引脚功能

ISR作用：保存当前被CPU服务的中断级，也就是记录正在被处理的中断请求。

优先级分辩器PR作用：确定中断请求寄存器IRR中各位的优先等级，并确定能否向CPU申请中断。

IRR作用：（1）用于寄存所有IR输入线输入的中断请求信号，即保存正在请求服务的中断级。
（2）接收来自某一引脚的中断请求后，IRR寄存器中的对应位置1，也就是对这一中断请求作了锁存。




图 6.5.1 8259A 的内部结构



控制逻辑


控制逻辑：根据优先级裁决器的请求向CPU发出一个中断请求信号 $INT=1$ 。CPU响应中断时，往8259A回送**两个INTA**负脉冲。

第一个负脉冲到达时，8259A主要完成的动作：

- (1) 使ISR中的相应位置1。
- (2) 使IRR寄存器中的相应位（即刚才设置ISR为1所对应的IRR中的位）清0。

第二个负脉冲到达时，8259A主要完成的动作：

- (1) 将ICW2中的内容送到D7-D0，CPU将此作为中断类型码。
- (2) 如果ICW4的中断自动结束位为1，那么，在第二个脉冲结束时，8259A会将刚才设置的ISR的相应位清0。





命令字寄存器

- (1) **操作命令字寄存器OCW1-OCW3:** 用于存放操作命令字。
- (2) 操作命令字由应用程序设定, 用于对中断处理过程的动态控制。
- (3) 在一个系统运行过程中, 操作命令字可以被多次设置。
- (4) **OCW1:** 8位中断屏蔽寄存器IMR, 存放CPU送来的中断屏蔽信号。某位=1, 对应的中断请求就被屏蔽。

- (1) **初始化命令字寄存器ICW1-ICW4:** 系统启动时由初始化程序设置的。
- (2) 初始化命令字一旦设定, 一般在系统工作过程中就不再改变。
- (3) 初始化命令字送入8259A时, 必须严格按照规定的顺序。
- (4) ICW1和ICW2是必须设置的, 而ICW3和ICW4是由工作方式来选择。




图 6.5.1 8259A 的内部结构



8259A 的端口及读写控制




图 6.5.1 8259A 的

级联模式下，输入， $\overline{SP}=0$ ：从片； $\overline{SP}=1$ ：主片
单片模式下，输出，控制总线数据收发器传送方向，
 $EN=0$ ：8259A→CPU； $EN=1$ ：CPU→8259A



6.5.2 8259A 的工作方式

- 8259A有10种工作方式：全嵌套方式，循环优先级方式，特殊屏蔽方式，程序查询方式，中断结束方式，读8259A状态，中断请求触发方式，缓冲器方式，特殊的全嵌套方式，多片级联方式。

1、全嵌套方式

- 中断请求的优先级固定， IR_0 最高，逐次减小， IR_7 最低。
- 中断服务寄存器ISR保存优先权电路确定的优先级状态，相应位置“1”，一直保持这个状态，直到CPU发出中断结束命令为止。
- 在ISR置位期间，不再响应同级及较低级的中断请求，如果CPU开放中断，可响应高级的中断请求。
- IR_7-IR_0 的中断请求输入可由中断屏蔽寄存IMR设置屏蔽与允许。

2、循环优先级方式

- 自动循环优先级方式：当某一个中断源受到服务之后，它的优先级就自动地排到最低，其后续中断源为最高优先级。
- 特殊循环优先级方式：通过编程来确定某一中断源为最低优先级，其后续中断源为最高优先级



6.5.2 8259A 的工作方式

3、特殊屏蔽方式

- **正常屏蔽方式**:屏蔽某一个中断请求输入信号对其他请求信号没有影响。当某一级中断请求被响应服务时, 同级和低级的中断请求将被禁止, 高级的中断请求还会被响应。
- **特殊屏蔽方式**:所有未被屏蔽的位被全部开放, 无论优先级别是低还是高, 都可以申请中断, 并且都可能得到CPU的响应并为之服务。

4、程序查询方式

- CPU先向8259A发出查询命令, 8259A接到查询命令 (**OCW3的P位为1**) 后, 就把下一个对偶地址端口的读指令作为中断响应信号。
- 读取的数据格式:

I	—	—	—	—	W2	W1	W0
---	---	---	---	---	----	----	----

若有中断请求信号, $I=1$, $W_2W_1W_0$ 为最高优先级中断请求的编号, 在**ISR**中相应位置“1”;

若没有中断请求信号, $I=0$, $W_2W_1W_0$ 无意义。



6.5.2 8259A 的工作方式

5、中断结束方式

“结束”方式是指如何、何时使ISR中（被响应了的中断）的相应位清零。

- 1) 自动中断结束方式：在第二个中断响应脉冲的后沿，将中断服务寄存器ISR中的相应位清零。
- 2) 命令中断结束方式：用中断结束命令EOI。
 - (1) 非特殊中断结束命令：全嵌套方式下的中断结束命令称为非特殊EOI命令，它把当前ISR中为1的位中优先级最高的位清“0”。
 - (2) 特殊中断结束命令：非全嵌套方式下的中断结束命令称为特殊EOI命令，它指定结束哪一个中断，使其ISR中的相应位清“0”。

6、读8259A状态

指读寄存器IRR、ISR和IMR的内容。

- (1) 读IRR：先发出OCW3命令（使RR=1、RIS=0），在下一个读A0=0的端口命令时，读出IRR。
- (2) 读ISR：先发出OCW3命令（使RR=1、RIS=1），下一个读A0=0的端口命令时，读出ISR，其为正在服务的中断源情况。
- (3) 读IMR：不必先发OCW3，只要读A0=1的端口，读出为IMR，其中包含设置的中断屏蔽情况。



6.5.2 8259A 的工作方式

7、中断请求触发方式

1) 边沿触发: 输入上升沿有效。2) 电平触发: 输入高电平有效。

8、缓冲器方式

在8259A和数据总线之间加驱动器。

9、特殊的全嵌套方式

用于多片级连, 与普通的全嵌套方式区别在于两点:

- (1) 从片的一个中断请求被响应后, 该从片中的高级中断仍可提出申请。
- (2) 某个中断源退出中断服务程序之前, CPU要用软件检查它是否为这个从片中的唯一中断, 唯一时, 才能结束主片连接这个从片的中断服务 (这个从片上没有中断请求了)。

10、多片级联方式

- (1) 一个8259A主片至多带8个从片, 可扩展至64级。
- (2) 缓冲方式下, 主片和从片的设定由ICW4的M/S位确定。
- (3) 在非缓冲方式下, 主片和从片由 SP/EN引脚确定, SP=1是主片, SP=0是从片。
- (4) 级联系统, 主片的级联线相当于从片的片选信号, 从片的INT是主片的中断请求输入信号。



6.5.3 8259A 的编程

- 8259A是一个可编程器件，为了使8259A实现预定的中断管理功能，按预定的方式工作，就必须对它进行初始化编程。
- **初始化编程：**是指系统在上电或复位后对可编程器件进行控制字设定的一段程序。
- **8259A的命令控制字包括两部分：**初始化命令字，操作命令字。
- **初始化命令字：**一般在系统复位后的初始化编程中设置，用于确定8259A的基本工作方式，设置以后一般保持不变。
- **操作命令：**是在初始化以后的正常工作中写入的，它实现对8259A的状态、中断方式和过程的动态控制，在工作中可随时写入操作命令字以修改某些控制方式。
- **8259A内部有7个寄存器，分为两组：**初始化命令寄存器组和操作命令寄存器组。初始化命令寄存器组包括4个寄存器：ICW1-ICW4对应的寄存器。操作命令寄存器组包括3个寄存器：OCW1-OCW3对应的寄存器。



1、初始化命令字

- 初始化命令字有4个：ICW1、ICW2、ICW3、ICW4。
- 8259A在进入正常工作之前，必须将系统中的每一个8259A进行初始化设置，以此建立8259A的基本工作条件。
- 写入的初始化命令字一般为2~4个，最多为4个，然而，ICW1使用偶地址，而ICW2、ICW3、ICW4都使用奇地址，为了相互区别，初始化命令字的写入必须有一个固定的顺序。




图 6.5.3 8259A 的 ICW 写入顺序



(1) 8259A的ICW1格式 (A0=0)






图 6.5.4 8259A 的 ICW1 格式 (A0 = 0)

- **ICW1主要功能：**确定级连方式、触发方式。
- ICW1是初始化命令字，其中D7-D5、D2位对8086以上型号CPU无意义，都可取0。
- **写入ICW1后，8259A内部自动复位**，其**复位功能**为：1) 初始化命令字顺序逻辑重新置位，准备接收ICW2、ICW3、ICW4。2) 清除IMR和ISR。3) IRR状态可读。4) 优先级排队，IR0最高，IR7最低。5) 特殊屏蔽方式复位。6) 自动EOI循环方式复位。



(2) 8259A的ICW2格式 (A0=1)



中断源	D2	D1	D0
IR0	0	0	0
IR1	0	0	1
IR2	0	1	0
IR3	0	1	1
IR4	1	0	0
IR5	1	0	1
IR6	1	1	0
IR7	1	1	1

- **ICW2主要功能：**确定中断向量、中断类型码。
- ICW2的功能是设置中断类型码的初始化命令字，**中断类型码的高5位就是ICW2的高5位**，而低3位的值，则由8259A按引入中断请求的引脚IR0-IR7三位编码值自动填入。

格式 (A0 = 1)



(3) 8259A的ICW3格式

ICW3主要功能：确定主片、从片的级联状态，即确定主片的连接位和从片的编码。

ICW3仅用于8259A的级联方式，分为主片ICW3和从片ICW3两种格式。

D7	D6	D5	D4	D3	D2	D1	D0
S7	S6	S5	S4	S3	S2	S1	S0

Sx 对应 IRx 的连接从片的状态							
1=IR 输入有从片，0=IR 输入无从片							

图 6.5.6 8259A 的 ICW3 主片格式 (A0 = 1)

D7	D6	D5	D4	D3	D2	D1	D0
0	0	0	0	0	ID2	ID1	ID0

高 5 位
不用

与主片的连接位	ID2	ID1	ID0
IR0	0	0	0
IR1	0	0	1
IR2	0	1	0
IR3	0	1	1
IR4	1	0	0
IR5	1	0	1
IR6	0	0	0
IR7	1	0	1

- (1) **主片ICW3功能：**表明主片IRx与从片INT之间连接关系。
- (2) 如果某一个引脚上连有从片，则对应位为1；如果未连从片，则对应位为0。
- (3) 比如当ICW3=0FH (00001111) 时，表示在IR3、IR2、IR1、IR0引脚上接有从片，而IR7、IR6、IR5、IR4引脚上没连从片。



(3) 8259A的ICW3格式

(1) **从片ICW3功能**：表明从片INT引脚是和主片的哪一个IR_x相连接。

(2) D2-D0的值与从片的输出端INT连在主片的哪条中断请求输入引脚有关。

(3) 比如，某片从片的INT引脚连在主片的IR5引脚上，则此从片的ICW3中的标识码D2-D0应为101。




图 6.5.7 8259A 的 ICW3 从片格式 (A0 = 1)



(4) 8259A的ICW4格式 (A0=1)

ICW4主要功能： 选择CPU系统、确定中断结束方式、规定是主片还是从片、选择是否采用缓冲方式。




图 6.5.9 8259A 的 ICW4 格式 (A0 = 1)




2、操作命令字

- 在初始化命令字写入8259A之后，8259A就准备接收中断请求输入信号了。
- 在8259A工作期间，CPU可以随时通过操作命令字使8259A完成各种不同的工作方式。
- 8259A有**三种**操作命令字：OCW1、OCW2和OCW3。
- 在写入时，它们与初始化命令字不同，它们不是按一定的顺序写入，而是按设计者的要求写入。



(1) OCW1

- **OCW1主要功能：**保存中断屏蔽字。
- 操作命令字OCW1对8259A内的中断屏蔽寄存器IMR中的各位进行动态地设置屏蔽字，M0-M7分别与8259A的IR0-IR7相对应。



可直接读

图 6.5.10 8259A 的 OCW1 格式 (A0 = 1)



(2) 8259A的OCW2格式 (A0=0)

主要功能：控制8259A的中断循环优先级方式及发送命令中断结束方式

R循环优先级设定
SL是否采用二进制编码
EOI中断结束方式

正常EOI

特殊EOI

回到全嵌套
设置自动循环

正常EOI循环

设置特殊循环最低优先级

特殊循环指定优先级结束

D7	D6	D5	D4	D3	D2	D1	D0
R	SL	EOI	0	0	L2	L1	L0

特征位
为 00

优先级管理方式	功能	R	SL	EOI
全嵌套	正常 EOI 中断结束命令, 使 ISR 中最高的非零位清 0	0	0	1
特殊全嵌套	特殊 EOI 中断结束命令, 使 ISR 中 L2-L0 对应位清 0	0	1	1
全嵌套	复位自动循环, 退回全嵌套	0	0	0
自动循环	设置自动循环	1	0	0
自动循环	自动循环下中断结束命令, 使 ISR 中最高的非零位清 0	1	0	1
特殊循环	设置特殊循环, 使 L2-L0 对应的 IRx 为最低优先级	1	1	0
特殊循环	特殊循环下中断结束命令, 使 ISR 中 L2-L0 对应位清 0	1	1	1
无	无操作	0	1	0


中断源	L2	L1	L0
IR0	0	0	0
IR1	0	0	1
IR2	0	1	0
IR3	0	1	1
IR4	1	0	0
IR5	1	0	1
IR6	1	1	0
IR7	1	1	1

图 6.5.11 8259A 的 OCW2 格式 (A0 = 0)



(3) 8259A的OCW3格式 (A0=0)

OCW3的主要功能：设定查询方式、特殊屏蔽方式、寄存器读取方式。



功能	ESMM	SMM
无操作	0	0
无操作	0	1
复位特殊屏蔽， 回到全嵌套方式	1	0
设置特殊屏蔽	1	1

特征位
为 01

设置查询命令
1=查询命令
0=非查询命令

功能	RR	RIS
无操作	0	0
无操作	0	1
下一个读操作， 读取 IRR	1	0
下一个读操作， 读取 ISR	1	1

- (1) 特殊屏蔽方式不仅允许高优先级的中断，也允许低优先级的中断。
- (2) 如果特殊屏蔽方式与全嵌套方式配合使用，可动态地改变中断系统的优先级结构。
- (3) 例如，在执行中断服务程序的某一部分中要求禁止较低级的中断请求，但在执行中断服务程序的另一部分中又允许较低优先级级别的中断请求。
- (4) 复位特殊屏蔽方式则回到未设置特殊屏蔽方式时的优先级方式。




6.6 DMA 控制器 8237A

- 主要的功能有：

- 1、在一片8237A内有4个独立的DMA通道。
- 2、每个通道的DMA请求可分别编程允许或禁止。
- 3、每个通道的DMA请求优先级有两种：固定优先级和循环优先级。固定优先级的顺序是通道0最高，通道3最低。
- 4、可在外设与存储器，存储器与存储器之间传送数据。
- 5、可由软件编程改变DMA读写周期。
- 6、四种工作方式：单字节传送方式，数据块传送方式，请求传送方式，级连方式。
- 7、可以多片级连，扩展通道数。
- 8、DMA操作结束有两种方法：一是字节计数器减1由0变为FFFFH，二是外界通过 $\overline{\text{EOP}}$ 输入负脉冲，强制DMA操作结束。
- 9、DMA操作启动有两种方法：一是外设输入DMA请求信号DREQ，二是通过软件编程从内部启动。



8237A 内部结构组成部分





8237A内部端口地址分配





6.6.2 8237A 的工作方式

- 从DMA操作过程的角度，DMA控制器8237A的工作方式：
- （1）主从模态
- （2）传送方式
- （3）传送类型
- （4）优先级编码
- （5）自动初始化方式
- （6）存储器到存储器的传送



1、主从模态

- DMA控制器既可以作为I/O端口接受CPU的读写操作，也可以代替CPU占有总线，控制外设与存储器之间传送数据，它充分体现了DMA控制器的两大特性，即总线的主控性和总线的从属性，按这两大特性，它也就有两种工作模态：主态方式和从态方式。
- (1) 主态方式
- 在主态方式时，**DMA控制器是总线的控制者**，此时，8237A是主模块，它如同CPU一样，掌握总线的控制权，可对涉及的外设端口或存储器单元进行读写操作。
- (2) 从态方式
- 在从态方式时，CPU是总线的控制者，而DMA控制器不过是普通的一个外部设备，有若干个端口而已，它的地位**同一般的I/O接口芯片是一样的**，所以，此时8237A是从模块。



2、传送方式

- 8237A有4种传送方式:

1) 单字节传送方式

- 一次只传送一个字节，然后释放总线。若又有外设DMA请求，8237A再向CPU发下一次总线请求HRQ，获得总线控制权后，再传送下一个字节数据。

2) 数据块传送方式

- 数据块传送方式时，响应一次DMA请求，将完成设定的字节数的全部传送。当字节数计数器减1由0变为0FFFFH时，产生TC有效信号，使8237A将总线控制权交还给CPU从而结束DMA操作方式，外部有效的信号 ($\overline{\text{EOP}}$) 也可以终结DMA传送。



2、传送方式

3) 请求传送方式

- 请求传送方式又称查询方式，类似数据块传送，但每传送一个字节后，检测DREQ状态，若无效则停止，若有效则继续DMA传送。在下述情况之一发生时，将停止传送：（1）DREQ变为无效；（2）字节数计数器减1由0变为0FFFFH，产生TC信号；（3）外界输入有效信号（EOP）。

4) 级连方式

- 这种方式允许连接一个以上的芯片来扩展DMA通道的个数。
- 连接方法：将扩展的DMA芯片的HRQ和HLDA分别连到主片的某个通道的DREQ和DACK。



3、传送类型

- 三种传送类型：
 - (1) DMA读
 - 8237A输出有效的 $\overline{\text{MEMR}}$ 和 $\overline{\text{IOW}}$ 信号，把存储器的数据读到I/O设备。
 - (2) DMA写
 - 8237A输出有效的 $\overline{\text{IOR}}$ 和 $\overline{\text{MEMW}}$ 信号，把I/O设备的数据写到存储器。
 - (3) DMA校验
 - 这是一种伪传输，实际上是校验8237A芯片内部的读写功能，也就是对读传输功能或写传输功能进行检验。
 - 在这种传送类型中，8237A芯片的操作如同DMA读和DMA写一样，产生地址信号以及对响应等，但对存储器和I/O设备的控制线均处于无效状态，禁止实际传送。



4、优先级编码

- **8237A有2种优先级编码：**固定优先级、循环优先级。
- 固定优先级中4个通道的优先级顺序是固定的，**DREQ0**最高，**DREQ3**最低。
- 循环优先级中4个通道的优先级顺序是可变的，但其变化仍有一定的规律。当某一个通道申请**DMA**请求并被响应服务后，它就被指定为最低优先级，它的下一级就成为最高优先级。
- 值得注意的一点是，无论在任何情况下，**DMA请求禁止嵌套服务**。当一个通道的**DMA**请求被响应并服务后，其它3个通道的**DMA**请求将都被禁止，无论它们的优先级是高还是低。优先权排队只在**DMA**响应之前有效，**DMA**响应之后则无效。



5、自动初始化方式

- 通过对方式字寄存器的编程，可设置某个通道为自动初始化方式。
- **自动初始化方式**：当该通道完成一个数据传送并产生 $\overline{\text{EOP}}$ 信号时（可能是由内部的TC产生，也可能是外部产生），**自动**用基地址寄存器和基字节数计数器的内容，使相应的当前地址寄存器和当前字节数计数器**恢复初值**。
- 当前地址寄存器和当前字节数计数器的最初值，是由CPU在初始化编程时写入的（这个最初值同时也写入到基地址寄存器和基字节数计数器），但在DMA传送过程中，当前地址寄存器和当前字节数计数器的内容被不断修改，而基地址寄存器和基字节数计数器的内容维持不变（除非重新编程）。在**自动初始化以后，通道就作好了进行另一次DMA传送的准备**。



6、存储器到存储器的传送

- 利用这种方式，可以使数据块从一个存储空间传送到另一个存储空间，将程序的影响和传输时间减到最小。
- **要求：**
- 占用8237A的2个通道： #0、#1
- 传送方向： #0地址寄存器（源）→ #1地址寄存器（目的）
- 计数方法： 采用#1字节数计数器
- 启动方法： 设置一个#0的软件DREQ启动



结 束